点击查看产品参数和报价--丨--
---
---
---
正文:
半导体制造中的趋势和挑战
制程复杂度
现代半导体制造工艺是极其复杂的。在早期,互补金属氧化物
半导体(CMOS)5μm制程通常包含9个掩膜层以及大约100道工序。随
着金属层数的增加以及几何尺寸的减小,制程已经变得如此复杂。
一个典型的0.25μm制程具有超过20层,在现今主流工艺制程中这
已经增加到30层,工序超过了1000道。对一些专业的应用类型,比
如光学传感器芯片,需要额外增加大量的掩膜层和工序。
设计规则的数量也以惊人的速度增加。特征尺寸已经明显小于
用于产生图样的193nm波长的光源,而规则数量爆发式增长大多数
归因于其印制挑战。因为在具有如此细小特征的投射系统中会产生
失真,掩膜板上的形状并不是硅基上所印制的图案。除非进行修正
,否则在最小宽度和间距上可能会发生设计规则违例。需要一种称
为格子线增强技术(RET)的方法来解决这一问题,它包括对预失真
掩膜图样使用光学邻近修正(OPC)算法,这样细小的印制图样能够
再次生成所需要的精准形状。在180nm节点上首次需要使用这一修
正技术,随着节点逐渐发展到更小的几何尺寸,就必须使用更多更
为复杂的方法。随着印制线宽度变得更小,为了版图的制成图样设
计规则变得更为苛刻,规则数量也越来越多
持续减小的几何尺寸不仅仅会引起更多的复杂度。在生产制造
中使器件成型的物理方法决定了器件的参数。它们的特性取决于许
多物理属性,包括尺寸、形状、方向以及掺杂水平。对这些变量加
以控制也逐渐变得更为困难。
出自http://www.bjsgyq.com/
北京显微镜百科